1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
|
/* Data Registers */
.equ PORTB, 0x05
.equ PORTB0, 0
.equ PORTB1, 1
.equ PORTB2, 2
.equ PORTB3, 3
.equ PORTB4, 4
.equ PORTB5, 5
.equ PORTB6, 6
.equ PORTB7, 7
/* Data Direction Registers */
.equ DDRB, 0x04
.equ DDRB0, 0
.equ DDRB1, 1
.equ DDRB2, 2
.equ DDRB3, 3
.equ DDRB4, 4
.equ DDRB5, 5
.equ DDRB6, 6
.equ DDRB7, 7
/* Stack */
.equ SPL, 0x3d
.equ SPH, 0x3e
/* Status Register */
.equ SREG, 0x3f
|